当刻蚀进入到接点层时，至关重要的是对半导体造成的等离子损伤，否则可能会增加接点电阻。刻蚀工艺需要仔细优化，以限度地提高吞吐量，同时保持器件的性能。光滑的表面通常表面高品质的刻蚀，如图2所示。

未经优化的刻蚀处理可能导致GaN刻蚀的位错，进而导致麻点表面和接点电阻的增加。同样，PR是这一步掩膜的选择，因为它是简单的处理方法。据报道由于典型批刻蚀速率高达140nm/分的温度限制，PR的使用可降低所使用的功率电感。

5、深隔离刻蚀

当需要高达7微米深度时，刻蚀速率是这一工艺的关键。这一步的作用是刻蚀到有源器件之间的底层蓝宝石衬底。由于蓝宝石是不导电的，在物理分离之前就隔离了器件。如果使用PR掩膜，这一刻蚀步骤的主要挑战是散热，因为高刻蚀速率是用高等离子密度实现的。这意味着单晶圆的紧固问题，通常的方法是使用静电吸盘。可以使用介质硬掩膜，这将可能实现高刻蚀速率批处理，此时整个批次的一致性决定了产量。

6、光子晶体图形化

利用称为光子晶体的准晶体阵列图形化HBLED的发光表面可以提高光提取能力。其极端的表现如图3所示，此时600nm蚀象已被刻蚀了4微米深，实现了大于6:1的高深宽比结构。这里的挑战是保持蚀象的垂直剖面，以确保光子晶体的光学性能。

7、设备

为了达到高刻蚀速率和低损伤的要求，行业开发了几种高密度等离子源：电感耦合等离子(ICP)、变压器耦合等离子(TCP)、高密度等离子(HDP)。所有技术都提供了一个固定试样驱动台，独立等离子源可实现高等离子密度，而不会增加试样的DC偏差。DC偏差已被证明可增加敏感表面的等离子损伤，所以这是一个至关重要的系统特性。