4.2防护设计要点：

D1、D2、D3组成usb接口防护电路，能快速泄放静电干扰，避免内部电路遭受静电的干扰。

C5、C6为接口地和数字地之间的跨接电容，典型取值为1000pF，耐压要求达到2KV以上。

4.3 特殊要求：

4.3 R1、R2为限流电阻，差分线之间耦合会影响信号线的外在阻抗，可以用此电阻实现终端匹配，使用时根据实际情况进行调整。

4.4 器件选型要求：

L1为共模电感，共模电感阻抗选择范围为60Ω/100MHz~120Ω/100MHz，典型值选取90Ω/100MHz

L2选用磁珠，磁珠阻抗范围为100Ω/100MHz~1000Ω/100MHz，典型值选取600Ω/100MHz ；磁珠在选取时通流量应符合电路电流的要求，磁珠推荐使用电源用磁珠

C3、C4两个电容在取值时要相差100倍，典型值为1000pF、0.1uF；小电容用滤除电源上的高频干扰，大电容用于滤除电源线上的纹波干扰；

D1、D2、D3选用TVS，TVS反向关断电压为5V。TVS管的结电容对信号传输频率有一定的影响，usb2.0的TVS结电容小于5pF；

C5、C6为接口地和数字地之间的跨接电容，典型取值为1000pF，耐压要求达到2KV以上。

4.5 相关电磁兼容器件选型建议清单

五、PCB设计说明

5.1布局设计要点

元器件布局要按照信号流向进行布局；

防护器件要尽可能的靠近接口放置，确保引线电感，以保证防护器件能正常的进行防护动作。

应将芯片放置在离地层近的信号层，并尽量靠近usb插座，缩短差分线走线距离。

5.2布线设计要点

共模电感下方不能走其它信号线。

如果usb接口芯片需串联端电阻或者D线接上拉电阻时．务必将这些电阻尽可能的靠近芯片放置。

将usb差分信号线布在离地层近的信号层。

保持usb差分线下端地层完整性，如果分割差分线下端的地层，会造成差分线阻抗的不连续性，并会增加外部噪声对差分线的影响。

在usb差分线的布线过程中，应避免在差分线上放置过孔（via），过孔会造成差分线阻抗失配。

保证差分线的线间距在走线过程中的一致性，如果在走线过程中差分线的间距发生改变，会造成差分线阻抗的不连续性。

在绘制差分线的过程中，使用45°弯角或圆弧弯角来代替90°弯角，并尽量在差分线周围的150 mil范围内不要走其他的信号线，特别是边沿比较陡峭的数字信号线更加要注意其走线不能影响usb差分线。